当前，全球集成电路行业进入调整变革时期，行业发展呈现新趋势。2011-2016年，受PC、智能手机、平板电脑等主要移动智能终端商品市场增长放缓等影响，全球集成电路市场增长有所放缓；2017年因存储器芯片（包括DRAM、闪存等）市场大幅度增长，带动了全球集成电路销售额的快速增长趋势，全年销售额约为3432亿美元，同比增长24.03%。2018年全球集成电路销售规模超过3500亿美元。行业规模与集成电路行业规模整体发展的新趋势相一致，集成电路设计行业趋于稳定增长。全球IC设计行业的产业规模、技术水平逐年提升，IC设计行业占全球IC行业的比重也呈现稳步提升的态势。2017年，全球IC设计行业出售的收益超过1000亿美元，占比约为30%。
集成电路设计领域。行业中少数巨头企业占据了主导地位，其中美国IC设计行业仍处于领头羊。全球前十大IC设计企业中，美国占有7席、中国大陆占有2席（海思半导体和清华紫光展锐）、中国台湾占有1席，如表2.1所示。其中前十大企业收入占全行业收入为73.35%。DIGITIMES Research预测，2018年中国集成电路设计业营收额（产值）可望达到375亿美元（约合人民币2401.87亿元）左右，同比增长26.20%。
集成电路制造领域。2017年有八家企业占据了全球623亿美元市场的88%。其中，中国台湾的台积电更是一骑绝尘，2017年销售额达322亿美元，是排名第二的格罗方德的5倍以上，市场占有率达到52%，意味着台积电一家的营收就超过了世界其他芯片制造企业的总和。在这八大芯片制造企业中，中国台湾独占3家，台积电、台联电、力晶分列第一、三、六位，美国的格罗方德排名第二，韩国的三星排名第四，中国大陆有两家企业: 中芯国际与华虹集团，分别排在第五和第十，第七名是一家以色列企业(Tower-Jazz)， 第八名是日本富士通，具体排名如表2.2所示。
总体来说，在芯片制造环节，中国大陆企业的实力则最为弱小，与世界一流水平差距最大。当中芯国际还在苦苦提升28纳米工艺的良率时，台积电已经掌握了7纳米工艺、并开始研发5纳米工艺了。这在某种程度上预示着中芯国际在技术上与对手至少存在着三代的差距。而在规模体量与市场占有率上，中芯国际更是与台积电存在10倍以上的差距。在这样的情况下，中国大陆企业想要实现赶超，除了继续在设备上加大投入，技术人才的培养、经验上的积累也十分重要，需要更多时间和实践来磨砺。
芯片封装测试领域。依旧由中国台湾领衔。2017年底，全球芯片封测业排名第一的日月光公司对排名第四的矽品公司的并购案得以通过，据业内人士估计，随着中国台湾两大封测企业的合并，其全球市场占有率将达到37%，大大超过了第二位的美国安靠和位居第三的中国大陆企业长电科技。不过在总体市场占有率上，中国大陆企业已超越了美国、日本和欧洲，紧随中国台湾之后，排在第二位，如表2.3所示。
中国大陆在封测领域发展最好，无论在技术水平还是生产规模上，中国大陆企业已基本抹平了与国际顶尖企业的差距。长电科技的封装技术专利数量，在中国和美国都是同行业第一位，其中先进封装技术专利超过了67%。同时，中国大陆封测企业的增速也是业内最快的。2017年全球封测十强营收增长率超过10%的只有4家，而3家上榜的中国大陆企业便尽在其中。照此势头发展下去，中国大陆在芯片封测行业或可率先实现赶超。
伴随着CMOS 集成电路特征尺寸越来越小，并逐渐逼近物理极限，未来集成电路技术的发展将沿着按比例缩小(More Moore)和功能的多样化(More than Moore)的两个方向发展。
More Moore即为继续按照进一步缩小的方向发展，该发展趋势包括在空间尺度上继续缩小、并提高集成度的几何缩小和3维集成、多核结构等不单纯追求 尺寸缩小的等效缩小两个方面，其发展总体目标都是为了使 Moore 定律得以继续。
More than Moore则是追求集成系统的多样性，其总体目标是将更多的数字和非数字功 能模块集成到系统中。
（一）单芯片向机电光异质集成、多功能一体化发展。由于工艺水准不断提升，单片集成的晶体管数目继续迅速增加，单片集成度将更高，片上存储容量更大，IO 带宽更高，片上集成外设和应用型 IP 将更加丰富。
集成电路上晶体管数目仍将以符合摩尔定律的大约18到24个月翻一番的指数速度增长。2002年Pentium M的晶体管数量是2.91亿个，2007年Penryn的晶体管数量己经发展到8.2亿个。2009年32纳米的处理器问世，晶体管数将达到19亿个。摩尔定律会继续有效，这将意味着晶体管密度还会迅速增加，预计到 2030年，单片集成的晶体管数将达数千亿以上。晶体管集成数量越多，芯片功能也将越丰富。
片上存储器将更大。预计到2020年，嵌入式CPU与DSP片上集成的存储器容量将达50MB以上，到2030年，嵌入式CPU与DSP片上集成的存储器容量将达数百MB以上。 通用CPU集成的片上存储器将更大。
集成能力和功能密度进一步提升，片上外设和应用型 IP 更为丰富。通过更快(如存储器的DDR接口)、更多的外部接口增加多点处理的实时性；通过更为标准、通用的接口增加可用性，如 PCI、GPIO、MsBSP 接口，片上将实现大规模片上网络，确保多核之间高效通讯；通过多芯片的接口(如RapidIO、HPI、LINKs)增加多机连接的高效性等。
微电子和机械、光器件融为一体，实现异质集成。微电子、光学和 MEMS 的交叉领域面临未来最大的挑战和机遇。集成电台频率、光传感和信号处理器的智能微系统能够以接近实时的方式将搜集来的数据转化为行动的信息。融合、集成数模电路、光电器件、射频和功率器件以及传感和微机械为一体的“纳光机电”集成电路芯片有望在2020年以前研制成功，并在2030年以前实现产业化，成为未来集成电路发展的新的增长点，并为信息产业的发展带来广阔的发展空间。
（二）基于纳米工艺和材料的集成电路芯片将加快速度进行发展。基于量子和光计算等非传统计算机制的新概念集成电路芯片将获得实际应用，硅器件采用下一代光刻技术继续向微细化方向发展。随着特征尺寸的一次次缩小，目前微电子的加工工艺己达到7nm水平，漂移速度饱和、沟道杂质起伏等微观物理效应逐渐显现。预计到2020年，工艺水平将达到4nm，硅器件将达到发展的极限。
随着硅技术限制障碍的增大，集成电路芯片将探究采用新电子器件、新结构、新设计系统和新制造方法，实现低成本、快速和可靠的计算、存储和通信。非传统计算(包括光计算、生物计算、量子计算等)慢慢的受到学者的关注以及各国政府财政的资助。
冯∙诺依曼体系结构的计算系统，如量子计算和生物计算技术从目前来看仍然是面向特定应用的计算模式。对于密钥管理、加密解密和海量信息筛选等特定应用，非传统的计算模式要比传统计算系统高效数个数量级。但特定计算模式的物理器件尚难以大规模制备，在未来10-20年，量子计算和生物计算会突破器件制备和实际应用障碍，在特定领域发挥作用。
工艺发展面临物理极限，新的物理机制将被集成电路芯片所采用。世界各国正在积极推动技术创新，通过开辟新的技术途径，突破原技术的物理极限限制。超导器件、量子器件、单电子器件和分子器件的研究，为集成电路的长远发展提供了新的技术增长点。预计到2030年在未来10到20年内，基于纳米管、超导、量子、分子和光计算等新物理机制的新概念集成电路芯片将获得实际应用，主频可望提升到数百GHz，并将对信息产业带来革命性的影响。
（三）设计方法朝向系统级和纳米尺度物理级两极的发展，成为未来 10-20 年的重要方向。工艺技术的进步为系统设计者提供了更多的资源来实现更高性能的芯片，也导致了芯片设计复杂度的大幅度增加。为了应对设计复杂性的挑战，基于平台的设计方法将成为主流技术，针对不一样的应用领域，都有相应的芯片设计平台。例如，针对无线通信、媒体处理、控制、卫星平台等领域，都会有成熟的设计平台。
随着集成电路复杂度的提升和 SOC 的迅速发展，更方便地支撑SOC系统级设计将成为设计技术发展的重要方向。高层抽象描述语言逐渐重要。使用 C、SystemC、SystemVerilog 或更高层次的语言进行系统级描述是发展的必然。未来，人们在设计片上系统时，会首先将应用行为用软件语言描述出来，通过编译映射到硬件资源上，使硬件资源和软件描述一一对应，以此来实现用软件描述一个应用，继而映射出一个硬件结构的设计方法。片上系统调试设计的自动化设计方法将成为重要的研究方向。未来的调试工具应当像验证工具一样融入片上系统模块设计流程，并和其它工具结合起来，实现调试设计自动化。基于片上网络的片上系统调试和SOC的测试技术都有待进一步研究。
系统日益复杂，验证系统正确性的难度慢慢的变大，验证技术也慢慢变得重要，从设计后验证演化到在设计开始就考虑可验证、易验证，以大幅度的提升验证的效率，降低系统验证的难度。形式验证工具将得到更大的发展和更广泛的应用。
随着晶体管数目的增加以及主频的提高，功耗问题越来越突出。现代的通用处理器功耗峰值己经高达上百瓦，无论是芯片的封装还是主板的供电能力，都己经难以为继了。在移动计算领域，功耗更是压倒一切的指标。因此怎么来降低功耗的问题己经十分迫切。虽然每个晶体管的功耗随着特征尺寸的缩小有所减少，但晶体管数目的增加以及主频的提高使得整个芯片的功耗大幅度增加。低功耗设计技术，如动态 Vt、门控时钟、电源岛、动态电压与频率调整、多Vt晶体管、体偏置，将会得到更多的应用。能预见，在未来的 20 年里芯片工作电压将会持续降低，超低电压电路技术将在芯片设计中得到普遍应用。必须探索新的结构，通过包括工艺技术、物理设计、体系结构设计、系统软件以及应用软件设计的共同努力来降低功耗。
互连问题更重要。集成度的提高意味着线宽变窄，信号在片内传输单位距离所需的延迟也相应增大。在现代的高性能微处理器中，信号在一个时钟周期内传输的距离只相当芯片尺寸的十分之一左右。导致连线延迟而不是晶体管翻转速度将越来越成为影响处理器主频的重要的因素。一定要通过预防(如限制最大线长)、分析及修复等手段防止线间串扰对正确性或性能的影响，并在信号完整性分析中避免由于过于保守而牺牲性能。